帖子详情 您在阅读帖子内容并对帖子进行投票之后,可发表回复。

台积电5nm晶体管密度比7nm提高88%

作者:BigLoser    阅读数:19    评论数:0   
创建时间:2020-03-23 22:43:35    更新时间:2020-04-02 16:50:57   

台积电尚未公布5nm工艺的具体指标,只知道会大规模集成EUV极紫外光刻技术,不过在一篇论文中披露了一张晶体管结构侧视图。

 

WikiChips经过分析后估计,台积电5nm的栅极间距为48nm,金属间距则是30nm,鳍片间距25-26nm,单元高度约为180nm,照此计算,台积电5nm的晶体管密度将是每平方毫米1.713亿个。

 

相比于初代7nm的每平方毫米9120万个,这一数字增加了足足88%,而台积电官方宣传的数字是84%。

 

虽然这些年摩尔定律渐渐失效,虽然台积电的工艺经常面临质疑,但不得不佩服台积电的推进速度,要知道16nm工艺量产也只是不到5年前的事情,那时候的晶体管密度才不过每平方毫米2888万个,5nm已经是它的几乎六倍!

 

另外,台积电10nm工艺的晶体管密度为每平方毫米5251万个,5nm是它的近3.3倍。

 

帖子投票

投票人名称 是否原创 是否有价值 是否有素质 是否合法
CPU群组的头像

CPU

中央处理器(CPU,central processing unit)作为计算机系统的运算和控制核心,是信息处理、程序运行的最终执行单元。CPU 自产生以来,在逻辑结构、运行效率以及功能外延上取得了巨大发展。

用户投票结果

内容是否原创:0%

0% Complete (success)

内容是否有价值:0%

0% Complete

内容是否有素质:0%

0% Complete (warning)

内容是否合法:0%

0% Complete

相关群组