历史最有价值文章
分享到:
作者: BigLoser 访问次数: 465 创建时间: 2020-03-23 22:43:35 更新时间: 2024-05-04 06:56:15
台积电尚未公布5nm工艺的具体指标，只知道会大规模集成EUV极紫外光刻技术，不过在一篇论文中披露了一张晶体管结构侧视图。
WikiChips经过分析后估计，台积电5nm的栅极间距为48nm，金属间距则是30nm，鳍片间距25-26nm，单元高度约为180nm，照此计算，台积电5nm的晶体管密度将是每平方毫米1.713亿个。
相比于初代7nm的每平方毫米9120万个，这一数字增加了足足88％，而台积电官方宣传的数字是84％。
虽然这些年摩尔定律渐渐失效，虽然台积电的工艺经常面临质疑，但不得不佩服台积电的推进速度，要知道16nm工艺量产也只是不到5年前的事情，那时候的晶体管密度才不过每平方毫米2888万个，5nm已经是它的几乎六倍！
另外，台积电10nm工艺的晶体管密度为每平方毫米5251万个，5nm是它的近3.3倍。
语言: zh-CN
翻译人员:
原作者:
转载地址:
源网址: https://www.cnbeta.com/articles/tech/958829.htm
版权: 本站所有内容, 版权归原作者所有。发表原创内容将会获得现金奖励, 并且随着时间倍数增长, 请了解我们的内容奖励计划。